



IIC2343 - Arquitectura de Computadores (II/2026)

Ayudantía 5

Ayudantes: Ignacio Gajardo (gajardo.ignacio@uc.cl), Mario Rojas (mario.denzel@estudiante.uc.cl),
Nicolás Romo Aubele (nroma@uc.cl), Carlos Canales (carlos.canales@estudiante.uc.cl)

Pregunta 1: Preguntas Conceptuales:

a) En el computador básico del curso, la memoria de *stack* se utiliza para soportar la ejecución de subrutinas. Describa cómo está organizada esta memoria y el rol del registro SP (*Stack Pointer*). Luego, explique por qué es fundamental inicializar correctamente el SP y analice las consecuencias de una inicialización incorrecta. Finalmente, discuta cómo estos problemas se ven acentuados en presencia de llamadas recursivas y explique en qué consiste un *stack overflow* en este contexto.

b) Considera el siguiente código en *assembly* del computador básico. Explique el funcionamiento y proposito en el código de las instrucciones POP, PUSH, CALL y RET; y cuál sería el efecto si no hubiera una instrucción PUSH A justo antes, ni una instrucción POP A justo después de la llamada a la función calc.

```
CODE:
    MOV A, 5
    MOV B, 0

loop:
    CMP A, 0
    JEQ end
    PUSH A
    CALL calc
    POP A
    SUB A, 1
    JMP loop

calc:
    ADD B, A
    RET

end:
```

Pregunta 2: Computador básico con subrutinas (I2 2026-1)

En los ítems (a), (b) y (c), se le describirán instrucciones que deberá implementar en el computador básico con subrutinas a partir del diagrama adjunto. Para cada una de ellas, debe incluir la combinación **completa** de señales que las ejecutan. En las señales de carga/escritura/incremento/decremento, debe indicar si se activan (1) o no (0); en las señales de selección, debe indicar el **nombre** de la entrada escogida (“-” si no afecta). Debe realizar todas las modificaciones de *hardware* necesarias en un solo diagrama. Además, puede implementar instrucciones sin modificar el *hardware* si es que la arquitectura se lo permite, indicando la forma de hacerlo a partir de las señales de control. **Cada instrucción debe ejecutarse en un ciclo.**

- (a) **PUSHRW A**. Sobreescribe el tope del *stack* con el valor del registro A sin modificar el *stack pointer*.
- (b) **CMP B, SP**. Computa la operación B - SP sin actualizar los registros.
- (c) **RET1**. Salta a la dirección de retorno almacenada en el tope del *stack* **en un solo ciclo**. En otras palabras, es la versión óptima de **RET** al realizar la misma operación en un ciclo y no en dos.

d) A continuación, se adjunta un fragmento de código escrito en el Assembly del computador básico que incorpora las instrucciones implementadas en los ítems anteriores. Indique los valores de los registros A y B al finalizar la ejecución del código.

(a)

```
DATA:
    n    5
    res  0
CODE:
    MOV A,(n)      ; Dir. memoria 0x00
    CALL fun       ; Dir. memoria 0x01
    JMP end        ; Dir. memoria 0x02
fun:
    CMP A,0        ; Dir. memoria 0x03
    JLE fun_end    ; Dir. memoria 0x04
    PUSH A         ; Dir. memoria 0x05
    MOV B,A        ; Dir. memoria 0x06
    AND A,1        ; Dir. memoria 0x07
    JLE rewrite    ; Dir. memoria 0x08
continue:
    MOV A,B        ; Dir. memoria 0x09
    SUB A,1        ; Dir. memoria 0x0A
    JMP fun        ; Dir. memoria 0x0B
rewrite:
    MOV A,0        ; Dir. memoria 0x0C
    PUSH RW A      ; Dir. memoria 0x0D
    JMP continue   ; Dir. memoria 0x0E
fun_end:
    MOV B,254      ; Dir. memoria 0x0F
loop:
    CMP B,SP       ; Dir. memoria 0x10
    JE end_loop    ; Dir. memoria 0x11
    POP A          ; Dir. memoria 0x12-0x13
    ADD A,(res)    ; Dir. memoria 0x14
    MOV (res),A    ; Dir. memoria 0x15
    JMP loop       ; Dir. memoria 0x16
end_loop:
    RET1          ; Dir. memoria 0x17
end:
```

Computador básico con subrutinas




Tabla de instrucciones

Instrucción	Operandos	Opcode	Condición	Lpc	LA	LB	SA0,1	SB0,1	SP0,1,2	SAdd0,1	SDin	SPC	W	IncSP	DecSP
MOV	A,B	0000000		0	1	0	ZERO	B	ADD	-	-	-	0	0	0
	B,A	0000001		0	0	1	A	ZERO	ADD	-	-	-	0	0	0
	A,Lit	0000010		0	1	0	ZERO	LIT	ADD	-	-	-	0	0	0
	B,Lit	0000011		0	0	1	ZERO	LIT	ADD	-	-	-	0	0	0
	A,(Dir)	0000100		0	1	0	ZERO	DOUT	ADD	LIT	-	-	0	0	0
	B,(Dir)	0000101		0	0	1	ZERO	DOUT	ADD	LIT	-	-	0	0	0
	(Dir),A	0000110		0	0	0	A	ZERO	ADD	LIT	ALU	-	1	0	0
	(Dir),B	0000111		0	0	0	ZERO	B	ADD	LIT	ALU	-	1	0	0
	A,(B)	0001000		0	1	0	ZERO	DOUT	ADD	B	-	-	0	0	0
ADD	B,(B)	0001001		0	0	1	ZERO	DOUT	ADD	B	-	-	0	0	0
	(B),A	0001010		0	1	0	A	ZERO	ADD	B	ALU	-	1	0	0
	A,B	0001011		0	1	0	A	B	ADD	-	-	-	0	0	0
	B,A	0001100		0	0	1	A	B	ADD	-	-	-	0	0	0
	A,Lit	0001101		0	1	0	A	LIT	ADD	-	-	-	0	0	0
	A,(Dir)	0001110		0	1	0	A	DOUT	ADD	LIT	-	-	0	0	0
	A,(B)	0001111		0	1	0	A	DOUT	ADD	B	-	-	0	0	0
	(Dir)	0010000		0	0	0	A	B	ADD	LIT	ALU	-	1	0	0
	(Dir)	0010000		0	0	0	A	B	ADD	LIT	ALU	-	1	0	0
SUB	A,B	0010001		0	1	0	A	B	SUB	-	-	-	0	0	0
	B,A	0010010		0	0	1	A	B	SUB	-	-	-	0	0	0
	A,Lit	0010011		0	1	0	A	LIT	SUB	-	-	-	0	0	0
	A,(Dir)	0010100		0	1	0	A	DOUT	SUB	LIT	-	-	0	0	0
	A,(B)	0010101		0	1	0	A	DOUT	SUB	B	-	-	0	0	0
	(Dir)	0010110		0	0	0	A	B	SUB	LIT	ALU	-	1	0	0
	(Dir)	0010110		0	0	0	A	B	SUB	LIT	ALU	-	1	0	0
	A,B	0010111		0	1	0	A	B	AND	-	-	-	0	0	0
	B,A	0011000		0	0	1	A	B	AND	-	-	-	0	0	0
AND	A,Lit	0011001		0	1	0	A	LIT	AND	-	-	-	0	0	0
	A,(Dir)	0011010		0	1	0	A	DOUT	AND	LIT	-	-	0	0	0
	A,(B)	0011011		0	1	0	A	DOUT	AND	B	-	-	0	0	0
	(Dir)	0011100		0	0	0	A	B	AND	LIT	ALU	-	1	0	0
	(Dir)	0011100		0	0	0	A	B	AND	LIT	ALU	-	1	0	0
	A,B	0011101		0	1	0	A	B	OR	-	-	-	0	0	0
	B,A	0011110		0	0	1	A	B	OR	-	-	-	0	0	0
	A,Lit	0011111		0	1	0	A	LIT	OR	-	-	-	0	0	0
	A,(Dir)	0100000		0	1	0	A	DOUT	OR	LIT	-	-	0	0	0
OR	A,(B)	0100001		0	1	0	A	DOUT	OR	B	-	-	0	0	0
	(Dir)	0100010		0	0	0	A	B	OR	LIT	ALU	-	1	0	0
	(Dir)	0100010		0	0	0	A	B	OR	LIT	ALU	-	1	0	0
	A,A	0100011		0	1	0	A	-	NOT	-	-	-	0	0	0
	B,A	0100100		0	0	1	A	-	NOT	-	-	-	0	0	0
	(Dir)	0100101		0	0	0	A	B	NOT	LIT	ALU	-	1	0	0
	(Dir)	0100101		0	0	0	A	B	NOT	LIT	ALU	-	1	0	0
	A,B	0100110		0	1	0	A	B	XOR	-	-	-	0	0	0
	B,A	0100111		0	0	1	A	B	XOR	-	-	-	0	0	0
XOR	A,Lit	0101000		0	1	0	A	LIT	XOR	-	-	-	0	0	0
	A,(Dir)	0101001		0	1	0	A	DOUT	XOR	LIT	-	-	0	0	0
	A,(B)	0101010		0	1	0	A	DOUT	XOR	B	-	-	0	0	0
	(Dir)	0101011		0	0	0	A	B	XOR	LIT	ALU	-	1	0	0
	(Dir)	0101011		0	0	0	A	B	XOR	LIT	ALU	-	1	0	0
	A,A	0101100		0	1	0	A	-	SHL	-	-	-	0	0	0
	B,A	0101101		0	0	1	A	-	SHL	-	-	-	0	0	0
	(Dir)	0101110		0	0	0	A	B	SHL	LIT	ALU	-	1	0	0
	(Dir)	0101110		0	0	0	A	B	SHL	LIT	ALU	-	1	0	0
SHL	A,A	0101111		0	1	0	A	-	SHR	-	-	-	0	0	0
	B,A	0110000		0	0	1	A	-	SHR	-	-	-	0	0	0
	(Dir)	0110001		0	0	0	A	B	SHR	LIT	ALU	-	1	0	0
	(Dir)	0110001		0	0	0	A	B	SHR	LIT	ALU	-	1	0	0
	A,A	0110000		0	0	1	A	-	SHR	-	-	-	0	0	0
	B,A	0110001		0	0	1	A	-	SHR	-	-	-	0	0	0
	(Dir)	0110001		0	0	0	A	B	SHR	LIT	ALU	-	1	0	0
	(Dir)	0110001		0	0	0	A	B	SHR	LIT	ALU	-	1	0	0
	A,A	0110010		0	0	1	ONE	B	ADD	-	-	-	0	0	0
INC	B	0110010		0	0	1	ONE	B	ADD	-	-	-	0	0	0
	A,B	0110101		0	0	0	A	B	SUB	-	-	-	0	0	0
	A,Lit	0110110		0	0	0	A	LIT	SUB	-	-	-	0	0	0
	A,Lit	0110110		0	0	0	A	LIT	SUB	-	-	-	0	0	0
	Dir	0111001		1	0	0	-	-	-	-	-	LIT	0	0	0
	Dir	0111010	Z=1	1	0	0	-	-	-	-	-	LIT	0	0	0
	Dir	0111011	Z=0	1	0	0	-	-	-	-	-	LIT	0	0	0
	Dir	0111100	N=0 y Z=0	1	0	0	-	-	-	-	-	LIT	0	0	0
	Dir	0111101	N=1	1	0	0	-	-	-	-	-	LIT	0	0	0
JMP	Dir	0111110	N=0	1	0	0	-	-	-	-	-	LIT	0	0	0
	Dir	0111111	N=1 o Z=1	1	0	0	-	-	-	-	-	LIT	0	0	0
	Dir	1000000	C=1	1	0	0	-	-	-	-	-	LIT	0	0	0
	Dir	1000001	V=1	1	0	0	-	-	-	-	-	LIT	0	0	0
	Dir	1000001	V=1	1	0	0	-	-	-	-	-	LIT	0	0	0
	Dir	1000010		1	0	0	-	-	-	SP	PC	LIT	1	0	1
	Dir	1000011		0	0	0	-	-	-	-	-	-	0	1	0
	Dir	1000100		1	0	0	-	-	-	SP	-	DOUT	0	0	0
	Dir	1000101		0	0	0	A	ZERO	ADD	SP	ALU	-	1	0	1
PUSH	A	1000110		0	0	0	ZERO	B	ADD	SP	ALU	-	1	0	1
	B	1000111		0	0	0	-	-	-	-	-	-	0	1	0
	A	1000011		0	0	0	-	-	-	-	-	-	0	1	0
	A	1000111		0	1	0	ZERO	DOUT	ADD	SP	-	-	0	0	0
	B	1000011		0	0	0	-	-	-	-	-	-	0	1	0
	B	1001000		0	0	1	ZERO	DOUT	ADD	SP	-	-	0	0	0
	B	1001000		0	0	1	ZERO	DOUT	ADD	SP	-	-	0	0	0
	B	1001000		0	0	1	ZERO	DOUT	ADD	SP	-	-	0	0	0
	B	1001000		0	0	1	ZERO	DOUT	ADD	SP	-	-	0	0	0
POP	A	1001001		0	0	0	-	-	-	-	-	-	0	0	0
	A	1001001		0	0	0	-	-	-	-	-	-	0	0	0
	A	1001001		0	0	0	-	-	-	-	-	-	0	0	0
	A	1001001		0	0	0	-	-	-	-	-	-	0	0	0
	A	1001001		0	0	0	-	-	-	-	-	-	0	0	0
	A	1001001		0	0	0	-	-	-	-	-	-	0	0	0
	A	1001001		0	0	0	-	-	-	-	-	-	0	0	0
	A	1001001		0	0	0	-	-	-	-	-	-	0	0	0
	A	1001001		0	0	0	-	-	-	-	-	-	0	0	0
NOP	A	1001001		0	0	0	-	-	-	-	-	-	0	0	0
	A	1001001		0	0	0	-	-	-	-	-	-	0	0	0
	A	1001001		0	0	0	-	-	-	-	-	-	0	0	0
	A	1001001		0	0	0	-	-	-	-	-	-	0	0	0
	A	1001001		0	0	0	-	-	-	-	-	-	0	0	0
	A	1001001		0	0	0	-	-	-	-	-	-	0	0	0
	A	1001001		0	0	0	-	-	-	-	-	-	0	0	0
	A	1001001		0	0	0	-	-	-	-	-	-	0	0	0
	A	1001001		0	0	0	-	-	-	-	-	-	0	0	0

Tabla 1: ISA del computador básico.

Feedback ayudantía

Escanee el QR para entregar feedback sobre la ayudantía.

